SoCの設計に必要なものとそのコストの内訳を見てみるとCPU、アーキテクチャ、フィジカルIP（IP = LSIの機能部品）、検証、ソフトウェアの開発とテストにかかるコストに集約される。Cadence（ケイデンス）は、顧客がこうしたIPの開発やSoCの設計に使用するツールを提供する、数少ない企業の1つだ。これらのツールは、SoC向けのEDA（Electronic Design Automation、電子設計自動化）CADツールと呼ばれている。
SoCはますます複雑化しており、それぞれのデザインが小さく高密度になればなるほど、多くのEDAデータも生み出される。EDA設計のたびに検証すべき多くのデータが生成されるが、こうしたデータは次の設計の反復のためにスペースとリソースを節約するために、しばしば削除される。設計の全工程を通して、SoC設計はさまざまな検証を経て、バグがないこと、システムが正しく動作することを確認する。このようなシステムが複雑化するにつれて、設計の検証にはより多くの時間とリソースが必要とされるようになった。設計が複雑になればなるほど、検証のための時間やリソースも増えていく。
新しく発表されたVerisium VerificationプラットフォームとJedAI
このたびCadenceは「Verisium AI-Driven Verification」（ベリシム・AIドリブン・ベリフィケーション）プラットフォームを発表した。このプラットフォームは、同時発表された「Joint Enterprise Data and AI」（ジョイント・エンタープライズ・データ・アンド・AI、略称「JedAI」）プラットフォームのAIを利用して検証作業を高速化する。Cadenceによれば、Verisium AI-Driven Verificationプラットフォームは、EDAにおける単一ラン、単一エンジンのアルゴリズムを脱して、SoC設計全体にわたってビッグデータとAIを活用し、複数ランと複数エンジンを最適化するアルゴリズムへの世代交代を告げるものだという。
