デモザイク処理の最適化を2日から2時間に短縮
組み込み製品の開発には、デバッグの反復や分野横断の調整が必要で、数週間から数カ月を要することが多い。FPGAでは、回路信号が定められた時間内に伝わるよう配線や処理遅延を調整する「タイミング収束」も時間のかかる工程となる。Rossを使ったエージェント型AIは、こうした作業にかかる時間の短縮を目指している。
AMDは実証例として、画像センサーが取得した色情報を補完してカラー画像を生成する「デモザイク処理」を取り上げた。従来、この処理をFPGAへ実装する一連の工程には3～6週間かかることがある。MATLABやPythonで作成したアルゴリズムをHLS対応C++へ変換し、プラグマと呼ばれるコンパイラーへの指示を調整してRTLへ落とし込む工程が含まれる。
AMDの比較試験では、毎秒3億画素の処理性能を目標に、専門家が実装したVitis HLS向けC++とRossを使った実装を比較した。専門家による実装には2日かかったのに対し、Rossは2時間で同じ性能目標へ到達した。
使用したルックアップテーブル（LUT）も、専門家による実装の1801個からRossでは1177個へ減り、35％少なかった。LUTはFPGA内で論理演算を実装する小型のプログラム可能な回路ブロックだ。この高速化は、市場投入までの期間と開発コストに直接影響する。開発チームは短縮できた時間を追加の改良に充て、最終成果を改善できる。
別の例では、FPGA開発の難所であるタイミング収束を取り上げた。Rossは要件を満たさない735本の経路を分類し、AMDが実証したタイミング調整手法を適用する。修正を繰り返した結果、要件を満たさない経路を735本から0本まで減らした。これにより、人手中心だった工程を、再現性が高く負担の少ない高速な自動処理へ変えられる。
AMDによると、800社を超える顧客がRossの早期利用に参加している。この初期採用の広がりは、アダプティブコンピューティングや組み込みコンピューティングの設計が複雑化する中、Rossが技術チームの関心を集めていることを示す。
